RS okidač Princip rada RS-okidača. shema

RS-okidač je jednostavan upravljački stroj, obično implementiran u obliku digitalnog elektronskog kruga, koji pripada klasi sekvencijalnih sklopova. Kao što je poznato, u digitalnom strujnom krugu, funkcionalni uređaji sekvencijalnog tipa uključuju registre, brojače, generatore brojeva i kontrolne automate, uključujući i aktivatore različitih vrsta.

Postavite okidače u digitalni sklop

Za razliku od kombinacijskih logičkih sklopova, koji mijenjaju stanje ovisno o stvarnim signalima primijenjenim na njihove ulaze u određeno vrijeme, sekvencijalna logika ima neki oblik inherentne ugrađene "memorije", tako da mogu uzeti u obzir i prethodno i stvarno stanje svojih ulaza. i izlazi. Opći blok dijagram sekvencijalnog uređaja prikazan je u nastavku.

RS-okidač kao digitalni upravljački automat uključuje stvarnu memoriju i kombinacijski kontrolni krug na tipičnim jezičnim elementima koji implementiraju algoritam ulazne logike. Ako smatramo da je ovaj sklop primjenjen na najjednostavnijim okidačkim sklopovima, onda oni nemaju strukturiranu memoriju u obliku neke vrste specijaliziranog mikrokontrolera ili sklopnog čvora. Pokretač memorije postoji na razini funkcije, kao da je ugrađen u algoritam njegove kombinacijske sheme upravljanja. Manifestacija ove "memorije" je tzv. Bistabilnost okidača, čiji izlazi mogu biti u jednom od dvaju osnovnih stanja: logička jedinica (u daljnjem tekstu - 1) ili logička nula (u daljnjem tekstu - 0). Okidač pamti stacionarne vrijednosti svojih izlaza ("škljocne" ih) i sprema do sljedeće promjene u ulaznim signalima.

klasifikacija

Ako su standardni logički elementi građevni blokovi kombinacijskih krugova, bistabilni krugovi, uključujući RS flip-flop, glavne su komponente za izgradnju sekvencijalnih logičkih uređaja, kao što su registri za pohranu podataka, registri za prebacivanje, memorijski uređaji ili brojači. U svakom slučaju, razmatrani okidači (naravno, kao i svi slijedni krugovi) mogu biti izrađeni od sljedećih osnovnih tipova:

1. Asinkroni RS-okidač - sklop koji odmah mijenja stanje kada se mijenjaju ulazni signali. Za vrstu uređaja o kojima se radi, to su signali na informacijskim ulazima R (reset) i S (instalacija). Prema ustaljenoj praksi, odgovarajući ulazi nazivaju se jednakim signalima na njima.

2. Sinkroni RS-okidač, kontroliran statički , čiji je rad sinkroniziran s razinom određenog taktnog signala.

3. Okidač prema zahtjevu 2 s dinamičkom kontrolom , koji je sinkroniziran s trenutcima pojavljivanja fronti (ili raspada) taktnog signala.

Prema tome, ako se promjene stanja izlaza javljaju samo u prisutnosti taktnog signala, koji se šalje na poseban satni ulaz C, tada je okidač sinkroni. Inače se sklop smatra asinkronim. Da bi se održalo njegovo trenutno stanje, sekvencijalni krugovi koriste povratnu informaciju, tj. Prijenos dijela izlaznog signala na svoj ulaz.

RS-okidač na logičkim elementima

Najjednostavniji način da se to učini je spajanje dvaju NAND logičkih elemenata s dva ulaza. U tom slučaju, povratna informacija iz izlaza jednog elementa se unosi na ulaz drugog (vidi donji dijagram).

U pravilu, u ovoj shemi, ulazni signali pokazuju inverzno (s donjom crtom), iako kasnije u analizi rada upotrebom zapisa izravnih (neinvertiranih) ulaza. Zbog toga je vrlo teško razumjeti logiku okidača. Stoga nećemo uvoditi inverziju ulaznih podataka u fazi razmatranja rada kruga na elementima NAND-a, ali ćemo to uzeti u obzir u budućnosti kada se ona modificira.

Koliko ulaza i izlaza ima RS okidač? Iz gornjeg dijagrama može se vidjeti da sadrži S-ulaz i R-ulaz, koji služe za postavljanje i resetiranje kruga, kao i za izravne Q i inverzne Q̃ izlaze. Ali ovaj najjednostavniji okidač se odnosi na asinkroni tip, njegov simbol je prikazan ispod.

U sinkronom uređaju nalazi se i ulaz C za impulse takta.

"Instalirani" status

Razmotrimo kako RS-flip-flop radi u ovom stanju, dano vrijednostima R = 0 i S = 1. Budući da je ulaz 0 elementa AND-NO Y razina 0, onda Q̃ = 1 (AND-NO logika). Iz izlaza Y, signal Q̃ se također vraća na element X (ulaz "A"). Budući da je S = A = 1, tada je Q = 0.

Ako je postavljen R = 1, a ulaz S je 1, tada na ulazima Y imamo B = 0 i R = 1, a njegov izlaz je Q̃ = 1, tj. Nije se promijenio. Dakle, ako je S = 1, onda RS shema okidača "snaps" u "Installed" stanje Q = 0 i Q̃ = 1, i mijenjanje signala R ne mijenja ga.

"Reset" status

U ovom drugom stabilnom stanju, Q̃ = 0, i Q = 1, a definira se ulazima R = 1 i S = 0. Budući da element X ima ulaz S = 0, njegov izlaz je Q = 1 (AND-NOT logika). Signal Q se vraća na element Y (ulaz "B"), a budući da je R = B = 1, onda je Q̃ = 0.

Ako S postane jednak 1 kada je R = 1, onda Q̃ ostaje jednak log 0, tj. Ne mijenja se. Dakle, kod R = 1, krug okidača se ponovno "zakvači" u stanju "Reset" Q 0 = 0 i Q = 1, spremljen s bilo kojim signalom S.

Sažetak rezultata u tablici

Stanje Q i Q̃ signala možemo odrediti pomoću sljedeće tablice istine:

Može se vidjeti da kada je S = R = 1, Q i Q̃ mogu biti jednaki ili 1 ili 0 (ali ne istodobno!) Ovisno o razinama S ili R ulaza prije pojave ovog stanja izlaza. Dakle, pod uvjetom S = R = 1, stanje izlaza Q i Q̃ se ne može mijenjati. Može se mijenjati samo ako promijenite razinu od 1 do 0 na jednom od ulaza.

Vrijednost S = R = 0 je nepoželjno ili neprihvatljivo stanje i treba je izbjegavati. Stanje S = R = 0 uzrokuje da oba izlaza Q i Q̃ budu postavljena na razinu 1, dok je stanje Q be uvijek potrebno vratiti na Q. Rezultat je da okidač gubi kontrolu nad Q i Q̃, a ako sada dva ulaza idu u stanje 1, krug postaje nestabilan i prebacuje se u nedefinirano stanje.

Tablica prekidača RS-okidača

Ono što je rečeno u prethodnom odjeljku ilustrira sljedeći uzorak prebacivanja.

Kao što možete vidjeti, kada je S = R = 0, dolazi do neravnoteže (nesigurnosti) izlaznog stanja. To može dovesti do prebacivanja jednog od izlaza brže od drugog, zbog čega će se okidač prebaciti na jedno ili drugo stanje, što se možda neće podudarati s potrebnim, a podaci će se oštetiti. Ovo nestabilno stanje obično se naziva meta-stabilno.

Prema tome, sličan okidač-zasun može se prenijeti u stanje "Installed" tako da se na njegov S-ulaz unese 0 (ako postoji 1 na R-ulazu) i prebaci u stanje "Reset" primjenom 0 na R-ulaz (ako postoji 1 S ulaz). Okidač ulazi u nedefinirano stanje (meta-stabilno) ako je razina 0 istovremeno primijenjena na oba njegova ulaza.

Prebacivanje stanja izlaza događa se s malim kašnjenjem u odnosu na promjenu signala na jednom od ulaza bez korištenja taktnog signala. Stoga je gornja shema asinkroni RS-okidač.

Izmijenite shemu okidača

Kao što smo vidjeli gore, osnovni elementi IS-NE razmatranog RS-flip-flopa rade tako da kada je postavljen, Q̃ = 1 i Q = 0, a kada je resetiran, Q̃ = 0 i Q = 1, iako bi bilo logičnije imati Q u prvom stanju = 1, au drugom - Q = 0. U ovom slučaju, također se ispostavlja da se promjena stanja događa kada razina signala padne s 1 na 0.

Stoga, za ispravan rad okidačkog kruga, njegove ulazne signale treba invertirati. Tada će se mijenjati njegova stanja pri primjeni pozitivnih ulaznih signala. Da biste to učinili, dodajte dva dodatna IS-NOT elementa u krug, spojene kao pretvarači na S̃ i R̃ ulaze, kao što je prikazano na donjoj slici. Ovdje su ulazi elemenata AND-NOT već predstavljali inverzne ulazne signale.

Kao i kod korištenja AND-NOT elemenata, možete izgraditi jednostavan RS-okidač koristeći dva OR-NOT elementa povezana na isti način. Radit će na isti način kao i gore spomenuta NAND shema. U isto vrijeme, aktivna je visoka razina signala na ulazima i pojavljuje se neprihvatljivo stanje kada se na oba ulaza primijeni logička razina "1", kao što je prikazano u tablici istine na donjoj slici.

Kako sinkronizirati okidač

Ponekad je poželjno imati bistabilni okidač u sekvencijalnim logičkim sklopovima koji mijenjaju svoje stanje kada su zadovoljeni određeni uvjeti, bez obzira na stanje S ili R ulaza. Takva se shema može stvoriti spajanjem elementa s dva ulaza I uzastopno sa svakim ulazom okidača. Kombinirajući dva ulaza elemenata i, dobivamo novi ulaz okidača. Dodavanje znači da izlazi Q i Q izlaza mijenjaju stanje kada je signal na njemu visok, i, prema tome, može se koristiti kao satni C-ulaz, kao što je prikazano na slici ispod.

Kada je signal na C ulazu na razini 0, izlazi dva elementa A su također na razini 0 (logika elementa A), bez obzira na stanje dvaju ulaza S i R, a dva izlaza Q i Q̃ su "zakvačena" u zadnjem stabilnom stanju. Kada se signal na ulazu C promijeni na razinu 1, krug odgovara kao normalan bistabilni okidač, postaje transparentan za postavljanje i resetiranje stanja.

Taj dodatni C ulaz može se također spojiti na izlaz generatora taktne frekvencije, a zatim formirati sinkroni RS flip-flop. Prema tome, ova shema funkcionira kao standardna bistabilna okidač, ali se izlazi aktiviraju samo kada se razina 1 dovodi na C ulaz, te se onemogućuju kada se pojavi nulta razina.

Trigger registri

RS okidač može pohraniti 1 bit digitalnih informacija. Ako je potrebno pohraniti nekoliko bitova, npr. Digitalna binarna riječ od nekoliko binarnih bitova (u mikrokontrolerima, obično 8 ili 16), tada se okidači mogu povezati paralelno, formirajući registre. To su najjednostavniji uređaji za privremeno skladištenje skupa binarnih digitalnih znamenki u kojima svaki okidač pohranjuje vrijednost jedne znamenke (0 ili 1. to jest, jedan bit). Dakle, 4-bitni registar prikazan na RS flip-flopovima sadrži četiri odvojena flip-flopa.

Bilo koji binarni broj od (0000) ₂ do (1111) ₂ može se pohraniti u ovaj registar jednostavno postavljanjem ili resetiranjem odgovarajućeg okidača. Pretpostavimo da je prvi okidač postavljen (Q1 = 1), drugi je resetiran (Q2 = 0), treći je također resetiran (Q3 = 0), a četvrti je postavljen (Q4 = 1). Tada će binarni broj napisan u registar biti (1001) _2.

Osim paralelnih registara namijenjenih pohranjivanju digitalnih riječi, na flip-flopovima RS-a izrađuju se tzv. Registri pomaka, u kojima se znamenke digitalne riječi sukcesivno s dolaskom svakog taktnog impulsa pomiču lijevo ili desno za jedan bit. Dijagram takvog uređaja na sinkronim okidačima prikazan je u nastavku.

Takvi registri se koriste u krugovima serijskog sučelja, kada se digitalne riječi koje dolaze iz upravljačkog kontrolera malo prenose u komunikacijsku liniju.